首页->【Xilinx技术小组】

创建于 2010-05-13 群主:梦想家 管理员: AET 木易 xilinx newlife93 成员:1526 话题:1422
一起讨论学习Xilinx相关技术,与各位工程师和老师、同学们一起分享开发成果和心得
【Zynq】QSPI 线性模式例子只能运行​一次,设置为IO模式​可以反复
zynq上的uart1能向pc发送数据不能接收为什么
FSBL 和 U-Boot
在vivado中调用HLS的IP ,在导出到SDK中,没有驱动
Linux下怎样使用zynq vdma
刚入门新手小白求助!!急!急!
用vivado生成了几个ip,gtx、clkwizard都是verilog,ram是vhdl的
安装vivado卡在最后一步怎么办,卡在这儿就没动静了,就一直这样
使用MIG工具生成的逻辑模块在MAP阶段报错
Xilinx FPGA中使用LCD1602的方法
《FPGA高手设计实战真经100则》Evgeni Stavinov 著,安富利译
Xilinx SelectIO资源的使用总结
ZedBoard学习手记(四)为使用Linux系统做准备——建立Bootloader
Xilinx DSP Primer 中文教程
Zynq-XC7020在AMP模式下运行一个Linux系统和一个实时Linux系统(R
使用四字节命令读写256Mb QSPI Flash
关于zynq的UART打印的问题
uartlite和uart16550ip使用发现的问题
如何深入理解和应用zynq的fsbl文件?
[求助] Zedboard,内核启动一半就挂起了
更多