在VERILOG中看到定时约束,请问什么是定时约束?