现在用altera FPGA 做一个图像采集的东西。
自己设计了一个IP核，采用FIFO+DMA的方式。但是要将自己设计的IP核挂在avalon总线上的话，必须添加avalon接口，接口的设计我大概知道。
现在关键的问题是我我需要设计一个主端口，这个主端口要将缓存FIFO中的数据传输到SDRAM上，考虑到速度的原因，采用借助DMA的方式。
现在搞不明白的是如何设计这个主端口来发起DMA传输? 在SOPC Build 里面这个主端口应该连到什么地方？DMA也有一个主读端口，一个主写端口和一个从控制口，主写端口应该连到SDRAM从端口，但是主读和从控制口应该怎么连接？
这个问题让我郁闷了很久了，而且我们没有人搞这个，所以也没人可以讨论，那位大神帮帮我吧，万分感谢啊！！！