首页->【FPGA/CPLD助学小组】

创建于 2011-11-08 群主:特权同学 管理员: 木易 qixiangyujj CrazyBingo 成员:1517 话题:776
讨论和学习CPLD/FPGA的空间!在这里我们一同迈向HDL硬件设计开发的大门!我们的口号是:让verilog普及风暴来得更猛烈些吧!
勇敢的芯伴你玩转Altera FPGA连载40:基于仿真的第一个工程实例之
勇敢的芯伴你玩转Altera FPGA连载39:Verilog代码风格之提升系统
勇敢的芯伴你玩转Altera FPGA连载38:Verilog代码风格之双向管脚
代网友 hao0502 同样的电路板烧写同样的程序,运行结果不同
勇敢的芯伴你玩转Altera FPGA连载37:Verilog代码风格之同步以及
勇敢的芯伴你玩转Altera FPGA连载36:Verilog代码风格之寄存器电
勇敢的芯伴你玩转Altera FPGA连载35:Verilog代码风格概述
勇敢的芯伴你玩转Altera FPGA连载34(1)Verilog代码书写规范
请问debussy怎么和64位modelsim联合使用?
勇敢的芯伴你玩转Altera FPGA连载32:可综合的语法子集3
勇敢的芯伴你玩转Altera FPGA连载31:可综合的语法子集2
勇敢的芯伴你玩转Altera FPGA连载30:可综合的语法子集1
勇敢的芯伴你玩转Altera FPGA连载29:语法学习的经验之谈
lvds液晶屏驱动实例
勇敢的芯伴你玩转Altera FPGA连载28: 内里本质探索——器件结构 下
[学习心得]Verilog中的有符号计算之认知补码
勇敢的芯伴你玩转Altera FPGA连载27: 内里本质探索——器件结构 中
勇敢的芯伴你玩转Altera FPGA连载26:内里本质探索——器件结构 上
勇敢的芯伴你玩转Altera FPGA连载25:组合逻辑与时序逻辑
勇敢的芯伴你玩转Altera FPGA连载23:0和1——精彩世界由此开始
更多