首页->【FPGA/CPLD助学小组】

97 1

Xilinx FPGA入门连载52FPGA片内FIFO实例之FIFO配置

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1jGjAhEm

1.jpg

1 新建源文件

打开ISE工程,如图所示,在“Design à Implementation à Hierarchy”中的任意位置单击鼠标右键,弹出菜单中选择“New Source..”。

2.jpg

在“New Source Wizard”中,做如图所示的设置。

  Select Source Type”中选择新建文件类型为“IP (CORE Generator & Architecture Wizard)”。

  File name”即文件名,我们命名为“fifo_controller”。

  Location”下面输入这个新建文件所存放的路径,我们将其定位到工程路径下的“ipcore_dir”文件夹下。

  勾选上“Add to project”。

3.jpg

         完成以上设置后,点击“Next”进入下一步。

 

2 IP选择

在“Select IP”页面中,如图所示,我们在“View by Function”下面找到“Memories & Storage Elements à FIFOs à FIFO Generator”,单击选中它,接着点击“Next”进入下一步。

4.jpg

         如图所示,弹出“Summary”页面后,点击“Finish”即可。

5.jpg

 

3 FIFO配置

         弹出的第1个页面中,如图所示,“Interface Type”选择“Native”,然后点击“Next”到下一个配置页面。

6.jpg

         弹出的第2个页面中,如图所示,“Read/Write Clock Domains”选择“Common Clock(CLK)”,然后点击“Next”到下一个配置页面。

7.jpg

         弹出的第3个页面中,如图所示,“Read Mode”选择“Standard FIFO”。FIFO位宽“Write Width”输入“8bitFIFO深度“Write Depth”输入“32”。其他配置默认即可,然后点击“Next”到下一个配置页面。

8.jpg

         如图所示,第4个页面不需要额外配置,我们暂时不用这些相关信号。

9.jpg

         余下3个页面(第567页)均使用默认设置即可,点击“Generate”生成FIFO

 

 

 

 


楼主可见

  1. AETSTEIN 1#

    欢迎组长16年开篇!