首页->【FPGA/CPLD助学小组】

25 1

   求助:各位前辈和特权同学        

       1.自己学习了可控流水灯的设计代码,自己下载可以验证结果的准确性,但是自己尝试编写测试代码的过程中,不知道出现了什么问题。下面是测试代码,编译没问题,输出只有初始化的1110,其余均无输出。

       2. 另外在可控流水灯设计中,为什么要将输出再通过组合逻辑输出,直接用reg 型数据直接输出不一样?这是在占用资源方面的考虑还是代码风格???

       3.只有一个模块,但是为了想看中间的变量寄存器数据,能否在测代码中设计?是作为输出还是输入?这个问题也纠结了好久,自学问题很多,一时想不通累计了好多问题。

/*--------------file of simulation---------------------------*/

/*----------仿真文件不成功,但是下载验证没问题------*/

`timescale 1ns/1ps

module  tb;

   reg  clk;

   reg  rst_n;

   reg  sw1_n,sw2_n,sw3_n; 

   wire [3:0] led_out;

  //初始化

  initial

  begin

     clk = 0;

     rst_n = 0;

     sw1_n = 1;

     sw2_n = 1;

     sw3_n = 1;

     #100;

     rst_n = 1;

 

     sw1_n = 0;      //led_on=on

     #50 ;

     sw1_n = 1; 

    #200;

    sw1_n = 0;

     #100;

    sw1_n = 1;

    #100;


     sw2_n = 0;     //left

     #200;

     sw2_n = 1;

     #100;     

 

     //sw3_n = 1;    //right 

     //#200;

    //sw3_n = 0;

     #1000 $stop;  

end

  always  #10  clk = ~clk;

liushui_led #(.Time_delay(3))

m(.clk(clk),.rst_n(rst_n),.sw1_n(sw1_n),.sw2_n(sw2_n),.sw3_n(sw3_n),.led_out(led_out));

endmodule


楼主可见

  1. 华航小哥哥 1#

    ***此内容已隐藏,只有楼主可见***