首页->【FPGA/CPLD助学小组】

2212 1

   自己编写的verilog代码,仿真之后符合ov7670的SCCB控制时序,但是下载到板子上之后就出现花屏,用示波器测量了OV7670的VSYNC HREF PCLK 引脚出现的波形都正确,但是就是出现不了图像,下面是我的方正

楼主可见

  1. CrazyBingo 1#

    你配置的不行,或者时序不对。。

    你先用我的配置吧。。。。

    我写好各种总结再跟你说。。。。

    http://www.chinaaet.com/lib/detail.aspx?id=89942

    你先看一下 我抽时间 把OV7670的档案 完成  给世界人民一个交代  busy中,闪人。。