首页->【FPGA/CPLD助学小组】

创建于 2011-11-08 群主:特权同学 管理员: 木易 qixiangyujj CrazyBingo 成员:1405 话题:687
讨论和学习CPLD/FPGA的空间!在这里我们一同迈向HDL硬件设计开发的大门!我们的口号是:让verilog普及风暴来得更猛烈些吧!
例说FPGA连载49:Qsys系统搭建与软件开发之板级调试
例说FPGA连载48:Qsys系统搭建与软件开发之软件工程运行调试
例说FPGA连载41:DDR控制器集成与读写测试之DDR2 IP核接口描述
例说FPGA连载40:DDR控制器集成与读写测试之DDR2控制器IP配置
例说FPGA连载47:Qsys系统搭建与软件开发之导入软件工程
想买块学习板 推荐一款吧
例说FPGA连载46:Qsys系统搭建与软件开发之功能概述
关于USB下载器的连线问题和驱动程序的安装
例说FPGA连载38:DDR控制器集成与读写测试之FPGA片内RAM概述
例说FPGA连载45:DDR控制器集成与读写测试之板级调试
例说FPGA连载45:DDR控制器集成与读写测试之板级调试
例说FPGA连载44:DDR控制器集成与读写测试之Verilog代码解析
例说FPGA连载43:DDR控制器集成与读写测试之DDR2引脚电平设置
例说FPGA连载42:DDR控制器集成与读写测试之DDR2 IP核接口时序
例说FPGA连载42:DDR控制器集成与读写测试之DDR2 IP核接口时序
always中敏感信号疑惑~~·
善用Vivado工程配置文件xpr快速工程创建
基于Xilinx MIS IP的DDR3读写User Interface解析
使用FPGA时钟展频技术搞定RE测
例说FPGA连载37:DDR控制器集成与读写测试之FPGA片内存储器概述