首页->【CrazyBingo教你玩FPGA】

49 0

Altera基本都是每一个系列一个手册,而每一个系列的手册包含了该系列所有的器件,这是由于可编程逻辑的通用性。因此掌握了一个器件,就了解了整个系列。

MAX II CPLD的手册在官网可以下到,手册名为《MAX II Device Handbook》(max2-hand book.pdf),其中包含了目标CPLD:EPM240T100C5N,手册下载地址为http://www.altera.com.cn/literature/lit-max2.jsp。

具体设计步骤如下:

(1)首先要考虑CPLD的工作电压值

查看手册Introduction的Features中的External Supply Voltages介绍(Page20),如下图所示。设计中采用EPM240T100C5N,可见内核支持3.3V及2.5V,而I/O支持1.5V、1.8V、2.5V、3.3V。由于考虑到大部分外部器件都是3.3V电平,所以在设计中可以直接采用3.3V作为内核及I/O电压。

1.png

(2)其次要考虑功耗,即“要采用多少功率的电源才能使EPM240T100C5N正常工作呢?”查看手册“Evaluating Power in MAX II Device”(Page 282),如图所示。

2.png

由图可知,CPLD的功耗与运行的频率成正比,而EPM240T100C5N的最大功耗在120mW左右,当VCCINT=3.3V时,CPLD顶多也就消耗40mA的电流。因此考虑最差的情况,100mA也足够CPLD工作了。而100mA对于电源转换IC而言是很小的电流了,可采用的方案很多。

(3)再次要考虑时钟网络如何分布的

不同于传统的MCU,FPGA/CPLD有多个时钟输入引脚,由于并行的特性,可以在多个时钟域下进行独立的工作。这就需要研究EPM240T100C5N的全局时钟网络。这部分参照手册“Global Signal”描述(Page 39),如图所示。

1.png

EPM240T100C5N共有4个全局时钟输入引脚,每一个引脚都分别连接到了各个LAB上,同步设计电路可以采用全局时钟输入引脚来优化设计。

(4)接着,类似于MCU的设计,需要考虑下载电路的设计

MAX II CPLD的下载电路相当简单,通过上下拉电阻及直连JTAG口即可实现。参考手册中的“Pull-Up and Pull-Down of JTAG Pins During In-System Programming”(Page 200)。

1.png

同时还有JTAG链的推荐原理图(当然若没有多个CPLD级联,只需要单芯片配置电路即可),Altera推荐TMS与TDI上拉10kW电阻,TCK下拉1kW电阻。

(5)然后考虑器件工作的最高主频

首先在Introduction的特性介绍中找到MAXII CPLD器件的速度等级(Page 18),如图所示,其中目标器件EPM240T100C5N的后缀为-5。

1.png

继而在“Timing Model and Specifications”中找到MAX II speed-grade的说明(Page 82),如图所示。由图可见EPM240T100C5N的工作频率:16位计数器能达到201MHz,64位计数器能达到125MHz,UFM(内部FLASH)却只能达到10MHz。一般MAX II CPLD都直接给50MHz或100MHz的晶振即可。

2.png

(6)最后考虑器件的I/O资源等内容

首先了解Max II CPLD的架构。参照手册MAX II Architecture的Funtional Description,可找到Max II CPLD的内部布局图(Page 25),如图所示。

1.png

MAX II CPLD的4个全局时钟分别分布在左侧与右侧,除了四周的I/O块外,左下角还有一块CFM与UFM,CFM存放的是配置的数据,而UFM则是用户的FLASH Memory,可以在Quartus II中调用IP来使用。

另外便是用户资源,这一部分的阐述仍然在MAX II Family Features中(Page 18),如图 所示。

1.png

由图可见,EPM240T100C5N最多有80个用户I/O,最大能达到304MHz主频(上面选择的-5只能达到201MHz)。图中还给出了其他一些基本特性。综合所有的情况,得到EPM240T100C5N的引脚分配,如下表所示。

序    号

内    容

数    量

功    能

1

I/O

76

可作为普通I/O,输入或输出

2

全局时钟

4

全局时钟输入,也可作为信号输入

3

JTAG引脚

4

JTAG下载接口,配置CPLD

4

VCCIO

6

CPLD I/O电源输入

5

VCCINT

2

CPLD内核电源输入

6

GND

6

CPLD I/O电源地

7

GNDINT

2

CPLD内核电源地

8

总计

100


另外便是用户资源,这一部分的阐述仍然在MAX II Family Features中(Page 18)。


作者于2017-06-28 14:56:55修改!
楼主可见