首页->【CrazyBingo教你玩FPGA】

70 1

在保证基本电源的前提下,即可进行FPGA/CPLD配置电路的焊接调试。这一部分电路主要有FPGA/CPLD的晶振、复位电路,以及JTAG接口、AS模式的配置、EPCS存储芯片的电路等。该部分的各个模块的测试方法如下所示。

2.png

(1)对于晶振的输出,可以通过示波器观察波形、频率是否符合要求。最简便的方法是用万用表的电压挡进行测试。由于晶振输出的是0~3.3V的正弦波/方波(常用为正弦波),所以在晶振正常输出的前提下,一般能测试到1.65V左右的电压。切记晶振不要焊反,否则将导致“局部”短路。

     (2)JTAG的接口得通过Quartus II的Programmer测试(保证USB Blaster功能正常),如果能检测到Device,则一般通信正常;反之,则需要检查配置电路是否正确,是否虚焊(通过万用表的二极管档点测)等。下面介绍EP4CE6E22C8N的JTAG测试流程。如果出现如图4.75所示的窗口,表示已经检测到硬件。但由于4款IC ID一样,所以用户需要手动进行型号的选择。

      接着,Programmer检测到EP4CE6并且通信正常,界面显示如图所示。

1.png

反之,如果JTAG通信不正常,或者JTAG部分电路有问题,软件会弹出警告,告诉用户扫描不到JTAG链。选择“Yes”可以进行进一步测试,定位JTAG通信的错误,如图所示。这时通常也需要通过进行硬件的测试和原理图的反查等方法来保证JTAG通信正常。

2.png

(3)AS模式与EPCS配置芯片需要一起测试,保证FPGA的MSEL设计正确,以及相关配置信号的上、下拉电阻焊接正确。这一部分主要针对FPGA,CPLD没有这一部分的烦恼由于笔者都是用一个JTAG口来实现FPGA的测试及EPCS的配置的,所以对于EPCS的配置,在此只能进行jic的文件下载测试,以验证通信是否正常。Cyclone IV FPGA的EPCS电路比Cyclone II脆弱,因此得确保数据端有终端匹配电阻,以及布局布线在10mil以内。

      EPCS电路最终的测试,需要在外围电路焊接、调试完成之后,不然没有EPCS加载的成功的标志,只是验证了通信的正常而已。



楼主可见

  1. shwnyoo 1#

    要是附录点图就好了