首页->【芯航线EDA助学小组】

2109 0

** Error: (vsim-3170) Could not find '……simulation/modelsim/rtl_work.HEX4_tb'.

 Error loading design

 

问题原因

testbench文件名与其中module 紧跟的名称不匹配,如下图文件名HEX4_tb而实际文件中的module名为HEX_tb

 

在设置testbench链接设置时,却将Testbench nameTop level module in test bench的名字都设置为了HEX4_tb导致modelsim仿真无法找到时找top level HEX4_tb因为testbench中命名的是HEX_tb而通过脚本告诉modelsim的时候却是告诉的HEX4_tb当然找不到。

 

解决方法

方法1Testbench中的module名改为HEX4_tb,仿真即可通过如下图所示

 

 

方法2quartus testbench设置部分将Top level module in test bench部分设置testbench中命名的名字,不更改testbench中的module名字,让其依旧保持为HEX_tb而在设置部分如下设置:

 

然后运行仿真,也可以正常进行仿真。如下图


如有更多问题,欢迎加入芯航线 EDA助学小组,我们一起学习互动,共同进步

小梅哥

芯航线电子工作室

楼主可见