首页->【Verilog HDL 与FPGA的认知火花】

创建于 2018-01-12 群主:shwnyoo 成员:3 话题:9
书写自己的编程思路,展现自己的思维,与大家一起学习,进步
QuestaSim 仿真脚本文件(*.do)在UltraEdit软件下语法高亮设置
基于FPGA 的 UART_RX仿真脚本例程
Altera FFT 仿真时出现vsim-3033 错误,原因
基于FPGA 的 UART_RX仿真
基于FPGA 的 UART_RX实例
UART_TX_sim【UART_TX仿真文件】
uartTX实例
基于FPGA 的 UART_TX仿真脚本例程
QuestaSim下使用脚本进行仿真例程代码之.do文件编写
更多