首页->【Verilog HDL 与FPGA的认知火花】

24 3

以下#后面为注释内容,关于脚本指令的相应指令说明可参考https://www.cnblogs.com/YINBin/p/6819040.html  。

vlib cyclone

#vlib work ---- 在工作目录下建立一个work目录,请注意不要用操作系统直接新建一个work的

#文件夹,因为用操作系统建立的work文件夹并没有modelsim SE自动生成的_info文件。还有

#个问题是,当你的软件工程里需要用到软核时,可能会需要一些库,但这些库ISE软件中是没有

#的,此时就需要我们自己新建库了,并映射到当前目录下。我们将自己新建的库一般放在work

#库前面建立;

vmap cyclone {D:/Program Files (x86)/Altera/modelsim_ase/altera/verilog/cycloneiii}    
vlib lib

#

#add library

vmap lib {D:/Program Files (x86)/Altera/modelsim_ase/altera/verilog/altera_mf}
vlib work
vmap work

#vmap work /vmap work work ---- 将新建的work库映射到当前工作目录下(当前目录就是

#第一步中的目录了),其他新建的库也要这样的方法映射。此处需要注意的事逻辑库名与物理

#库名最好保持一致,后面的work为物理的库目录,即上一步的目录;

 

#compile varilog source files
vlog  channel_dram.v
#vlog  +acc –work work “file_path/*.v” ---- 编译“file_path”目录下所有.v文件,并将其

#添加进工作库(work)中,包括IP生成的V文件也要编译的。编译时可以分开单独编译,但是

#一定要注意顺序,先编译被调用的文件。其中的“-work work”是将后面的源文件编译到哪个

#库中,如果是编译到默认的work库中,则也可以不写该参数。若只想编译其中某些文件,则可

#以直接写出这些文件的名字,比如下面两种写法等效:#RCV MODULE
vlog Usound_receive.v
#vlog CHANNEL_REC_ctr_old.v
vlog dyn_filter_dem.v
#test bench
vlog Usound_receive_sim.v
#IP CORE
vlog FOCUSPARA_ram_ch1.v

#sim

#vsim -novopt -quiet -c -L altera_ver -L E:/modeltech_6.6a/Xilinx_lib_edk/unimacro_ver #-lib work div -t 1ns -do "run 2084655ns" ---- 启动仿真命令,该命令可以有许多参数。

# -novopt 为不采用信号优化

vsim -L {D:/Program Files (x86)/Altera/modelsim_ase/altera/verilog/cycloneiii} -L {D:/Program Files (x86)/Altera/modelsim_ase/altera/verilog/220model}  -L {D:/Program Files (x86)/Altera/modelsim_ase/altera/verilog/altera_mf} -wlf Usound_receive_sim_pre.wlf  -novopt work.Usound_receive_sim


#add all the waves to design
add wave -r /*
#run

# run -开始运行仿真程序

run -all

作者于2018-05-05 23:20:20修改!
楼主可见

  1. shwnyoo 3#
    @meic266  

    楼主能再讲解一下语句就更好了。

    恩恩,这些指令我是根据自己在手动仿真操作时,日志文件里面的记录整理的。在你建立的仿真目录下会有一个transcript文件,使用UE或者记事本可以打开。里面有你操作软件时对应的日志(指令)


  2. meic266 2#

    楼主能再讲解一下语句就更好了。

  3. shwnyoo 1#

    通过使用仿真脚本进行仿真,可以达到事半功倍之效果