首页->【Verilog HDL 与FPGA的认知火花】

4 1

Step0:

*.do 文件 是基于tcl 脚本文件开发的,在如下链接下载tcl语法高亮文件tcl.uew

https://www.ultraedit.com/downloads/extras/wordfiles.html

如下:

图片.png

Step1:

在tcl.uew 文件的第一行中,将扩展名中加入do

图片.png

Step2 :

 将do文件的如下关键字加入tcl.uew关键字/C1"Tcl Commands" STYLE_COMMAND中

图片.png

Step3 :

将do文件的如下可选开关字加入tcl.uew关键字/C1"Optional Switch"中,语法高亮颜色设置按照如图设置

图片.png

Step4:

将修改后的tcl.uew文件放置如下路径,

.\UltraEdit v23.0.0.59 (x64)\UltraEdit\wordfiles

实验结果

图片.png

作者于2018-10-28 09:23:45修改!
楼主可见

  1. shwnyoo 1#

    QuestaSim 仿真脚本文件(*.do)在UltraEdit软件下语法高亮设置 ,方便查看代码,