1. 验证及调试工具介绍
" ` f$ u4 c6 x" g0 a2. SignalTapII Logic Analyzer
/ Q/ A( t, V8 B- k4 R3 ~2.1 设计流程
# T$ G* f/ \1 Y! k/ k' C$ _; q2.2 配置SignalTapII
! D7 @ j N+ _0 ~$ z- i2.2.1 指定采样时钟
, C1 x/ _( G+ U2.2.2 添加信号
4 q# D/ \! `. |8 z2.2.2.1 综合属性
1 r# f( p4 o3 C( [0 \2 F* i2.2.2.2 不能使用的信号
% L) s& R1 |! r; k) q" |2.2.3 添加FSM状态编码寄存器
- e. X: a3 P' U7 B2.2.4 选择缓冲捕获模式
9 b2 |' I. S3 K4 P- _# T2.2.5 使用Storage Qualifier
2 y: t6 ]+ ^5 s2 T3 h2.3 定义触发
% v$ W4 b# }) f- M2.3.1 基本触发 2 v" i7 p* Y& V) C* g
2.3.2 高级触发 N& T- M9 O0 [3 [
2.3.3 触发流控制 & I8 m* E9 o8 j: ?) V) p$ ]
2.3.3.1 Sequential 触发
A8 T) {0 P9 V% K5 |2.3.3.2 State-Based 触发
( G' L6 K4 S, B) h3 i2.3.3.3 触发流描述语言 ; p, F% a: f) f7 F
2.3.3.4 使用基于状态的Storage Qualifier Y$ k0 Q. i. \% l3 M
2.3.4 上电触发 $ a$ o8 k8 \+ b q- ?6 |5 W/ t5 _
2.3.5 外部触发
% f n5 w9 S5 D6 [ p' i' g2.3.6 强制触发
! ~$ b" \5 W3 a0 h2.4 编译设计 + P* ~# _$ g6 g! `7 R
2.4.1 使用增量编译
3 n! H* c, z; @2.4.2 权衡性能和资源 4 y$ ^& ^/ D* x
2.4.3 重编译
" R9 x3 n2 y' _+ w8 x; |* u# N: L1 Q2.5 编程及运行
5 U0 N2 t) N; R: z- r# |9 _, ]2.5.1 编程
" M9 f5 ^) q1 S1 B. d) L2.5.2 运行 . l# o( m- b' G+ `! Z
2.5.3 状态信息
, g$ _0 A. H) i' g5 a0 P6 U2.6 FPGA设计开发中应用仿真技术解决故障的方法
% p8 X' o# W3 Q. p, x$ _5 _7 O3. SignalProbe ; ~! n* n) V2 {* u; g- u: V$ P
3.1 介绍
& w( ?' t0 U. t- c: ~3.2 设计流程
8 h! ?3 l0 D$ f- t$ b1 w/ O3.3 执行SignalProbe编译
/ b# V- {. |" N! y' g, V